RS-flip-flop. Princip rada, funkcionalne dijagrame, tablice prijelaza

Trigger - jednostavan uređaj je digitalni aparat. Ona ima dva državna stabilnost. Jedan od tih uvjeta je dodijeljena vrijednost "1", a druga - "0". Trigger stanje, a vrijednost binarnog informacija koje se čuvaju u njemu, izlaznih signala se određuje: Direktna i obrnuta. U slučaju kada je uspostavljena direktna izlaz potencijal, što odgovara logici jedan, stanje flip-flop zove jedinica (potencijal na obrnuti izlaz je nula). Ako je direktan izlaz nije potencijal, onda je stanje okidač se zove nula.

Okidači su svrstani po sljedećim karakteristikama:

1. Metodom informacija o snimanju (sinkroni i asinkroni).

2. Putem upravljačke informacije (statistika, dinamičan, single-stage, višestupanjska).

3. način realizacije logičke veze (JK-flip-flop, RS-okidača, T-Triger, D-flip-flop i druge vrste).

Glavni parametri svih vrsta okidači su najveći vrijednost trajanje signala ulaz, potrebne za prebacivanje na flip-flop, i dopuštajući vrijeme rada vremena kašnjenja.

U ovom članku, hajde da pričamo o ovoj vrsti uređaja, kao što je RS-flip-flop. Oni su od dvije vrste: sinkroni i asinkroni.

Asinhroni RS-flip-flop ima dvije linije konstruktivno (R i S) ulaz. Ovaj uređaj radi u skladu sa tablice prijelaza.

Zabranjeno za takve flip-flop je kombinacija signala na ulazima uređaja, uzrokujući stanje nesigurnosti. Ova kombinacija se može izraziti kao uslov RtSt = 0. U minimiziranje Karnaugh karta prikazana operacija zakon okidač, koji se zove karakteristične jednadžbe: Q (t + 1) = St V R'tQt. Tako RtSt je nula.

Na funkcionalne dijagram pokazuje RS-flip-flop asinkroni tip NAND, a drugi nastup na NOR elemenata.

Drugi tip - sinkroni RS-FF. Takav uređaj je po strukturi ima tri direktne ulaza S, R i C. Razlika između sinkroni i asinkroni tip flip-flop je prisustvo ulaz sinhronizacija (C). Potrebno je iz sljedećih razloga: zato što u uređaju ulaza (logika element) signali se šalju ne uvijek istovremeno. To je zbog činjenice da oni prolaze kroz različite vrste i broj čvorova koji imaju različite kašnjenja. Ovaj fenomen se naziva "meč." Kao rezultat takvih "događaja" signal dobijene vrednosti će biti postavljen na prethodnom vrijednosti drugih signala. Sve to dovodi do lažne uzbune uređajima.

Ova pojava može biti eliminirana primjenom ulaznih signala vremena Gating uređaja. Naime, na ulazu NAND vrata osim direktno informacije signale isporučuje ključ sinhronizaciju impulsa, ovaj put informacija na ulazne signale imati vremena za zaključavanje na ulaz.

Glavni uslov za pravilan rad prebacivanje logike faza u RS-flip-flop i logike pod njihovom kontrolom - Rt neprihvatljivosti simultana akcija ili signal St, a prebacivanje uređaja i pronalaženje informacija iz izlaz Q (t + 1) flip-flop. U tom smislu, potencijal serija sadrži samo sinkroni elemenata.

RS-tip flip-flop sinhronog karakteristika predstavlja jednadžbu: Q (t + 1) = StCt V R'tQt V QtC't.

Na slici se vidi RS-okidač sinkroni tip NAND. Ulaz i vrata, nije logično jedinica se prenosi na prebacivanje unosa podataka S ili R za potrebnih inputa asinkroni RS tip reza sa obrnutim ulaz samo kad je ulaz u sinkroni (C) signala na logici jedan.